Anasayfa » Akademik Birimler » Elektrik - Elektronik Fakültesi » Biyomedikal Mühendisliği Bölümü » Dersler » Programlanabilir Lojik Devre Tasarımı
Ders AdıKodu Yerel KrediAKTS Ders (saat/hafta)Uygulama (saat/hafta)Laboratuar (saat/hafta)
Programlanabilir Lojik Devre TasarımıEHM483035300
ÖnkoşullarYok
YarıyılGüz
Dersin Diliİngilizce, Türkçe
Dersin SeviyesiLisans
Dersin TürüSeçmeli @ Elektronik & Haberleşme Mühendisliği Lisans Programı (%30 İngilizce)
Seçmeli @ Bilgisayar Mühendisliği Lisans Programı
Seçmeli @ Elektrik Mühendisliği Lisans Programı (%30 İngilizce)
Ders KategorisiUzmanlık/Alan Dersleri
Dersin Veriliş ŞekliYüz yüze
Dersi Sunan Akademik BirimElektronik & Haberleşme Mühendisliği Bölümü
Dersin KoordinatörüBurcu Erkmen
Dersi Veren(ler)Burcu Erkmen
Asistan(lar)ıHatice Vildan Düdükçü
Dersin AmacıDonanım tanımlama dili kullanılarak FPGA üzerinde sayısal devre tasarımını öğretmek
Dersin İçeriğiProgramlanabilir Lojik Elemanlar (PLD),Programlanabilir Kapı Dizileri (PGA), FPGA Tasarım Akışı ve Mimarileri, Donanım tanımlama dilleri (HDL) hakkında genel bilgi, Davranışsal ve kapı seviyesi tasarım modeli, Benzetim ortamının tanıtımı, Kombinezonsal devre tasarımı ve benzetim örnekleri, Ardışıl devre tasarımı ve benzetim örnekleri, Sayıcılar, Kaydediciler ve Aritmetik Devrelerin HDL ile tasarımı ve simülasyonları, HDL ile Sonlu Durum Makinaları Tasarımı, FPGA (Field Programmable Gate Array) sentezleme ve yerleştirme işlemleri, FPGA I/O birimleri ile uygulama geliştirme, FPGA'in endüstriyel elektronikte kullanımı
Ders Kitabı / Malzemesi / Önerilen Kaynaklar
  • Stephen Brown,Zvonko Vranesic; Fundamentals of Digital Logic with VHDL Design, McGraw-Hill 2005, ISBN 0-07-246085-7
  • Pong P. Chu, "FPGA Prototyping by VHDL Examples, Xilinx Spartan-3 Version" John Wiley & Son, 2008
  • ISE Simulator user guide, Xilinx / Documentation
  • Spartan-3E FPGA Starter Kit Board User Guide
  • Juan Jose Rodriguez Andina, Eduardo de la Torre Arnanz “FPGAs: Fundamentals, Advanced Features, and Applications in Industrial Electronics” Taylor Francis Group, 2017
Opsiyonel Program BileşenleriYok

Ders Öğrenim Çıktıları

  1. Öğrenciler lojik devre yapıları hakkındaki bilgisini günceller.
  2. Öğrenciler, PLD ve FPGA mimari yapıları hakkında bilgi birikimi kazanır..
  3. Öğrenciler, FPGA üzerinde HDL kullanarak sayısal devre tasarlama becerisi kazanır.
  4. Öğrenciler, karmaşık sayısal devrelerin tasarımını sistematik biçimde gerçekleştirmeyi öğrenir
  5. Öğrenciler kombinasyonel ve ardışıl devrelerin VHDL bazında tasarlama becerisi kazanır

Ders Öğrenim Çıktısı & Program Çıktısı Matrisi

DÖÇ-1DÖÇ-2DÖÇ-3DÖÇ-4DÖÇ-5
PÇ-1-----
PÇ-2-----
PÇ-3-----
PÇ-4-----
PÇ-5-----
PÇ-6-----
PÇ-7-----
PÇ-8-----
PÇ-9-----
PÇ-10-----
PÇ-11-----
PÇ-12-----
PÇ-13-----
PÇ-14-----
PÇ-15-----
PÇ-16-----
PÇ-17-----
PÇ-18-----
PÇ-19-----
PÇ-20-----
PÇ-21-----
PÇ-22-----
PÇ-23-----
PÇ-24-----
PÇ-25-----
PÇ-26-----
PÇ-27-----
PÇ-28-----
PÇ-29-----
PÇ-30-----

Haftalık Konular ve İlgili Ön Hazırlık Çalışmaları

HaftaKonularÖn Hazırlık
1Programlanabilir lojik Elemanlar (PLD)Brown, Bl.2-3
2Programlanabilir Kapı Dizileri (PGA), FPGA Tasarım Akışı ve mimarileri Brown, Bl.2-3
3Donanım Tanımlama Dilleri (HDL) hakkında genel bilgi, Davranışsal ve kapı seviyesi tasarım modeliChu, Bl.1-2
4HDL veri tipleri ve tasarım kurallarıBrown, Bl.2
5Benzetim ortamının tanıtımıISE User Guide
6Kombinezonsal ve Ardışıl devre tasarımları ve benzetim örnekleriBrown Bl.6-7
7Sayıcılar, Kaydediciler ve Aritmetik Devrelerin HDL ile tasarımı ve simülasyonları Brown, Bl.5-7
8Ara Sınav 1
9FPGA (Field Programmable Gate Array) Geliştirme Kartı Tantımı, sentezleme ve yerleştirme işlemleri
10Sonlu Durum Makinalarının FPGA üzerinde ImplementasyonuSpartan 3E user guide
11FPGA I/O birimleri ile uygulama geliştirme Chu, Bl.7,8,9
12FPGA’in Endüstriyel Elektronikte uygulamasıAndina Bl.9
13Proje sunumu
14Proje sunumu
15Konu Tekrarı ve Uygulamaları
16Final

Değerlendirme Sistemi

EtkinliklerSayıKatkı Payı
Devam/Katılım
Laboratuar
Uygulama
Arazi Çalışması
Derse Özgü Staj
Küçük Sınavlar/Stüdyo Kritiği
Ödev220
Sunum/Jüri
Projeler120
Seminer/Workshop
Ara Sınavlar120
Final140
Dönem İçi Çalışmaların Başarı Notuna Katkısı
Final Sınavının Başarı Notuna Katkısı
TOPLAM100

AKTS İşyükü Tablosu

EtkinliklerSayıSüresi (Saat)Toplam İşyükü
Ders Saati133
Laboratuar
Uygulama
Arazi Çalışması
Sınıf Dışı Ders Çalışması133
Derse Özgü Staj
Ödev212
Küçük Sınavlar/Stüdyo Kritiği
Projeler115
Sunum / Seminer
Ara Sınavlar (Sınav Süresi + Sınav Hazırlık Süresi)115
Final (Sınav Süresi + Sınav Hazırlık Süresi)120
Toplam İşyükü :
Toplam İşyükü / 30(s) :
AKTS Kredisi :
Diğer NotlarYok